计算机原理与嵌入式系统笔记：第十四篇

发表于2024-06-20|更新于2025-04-07|学习

|总字数:236|阅读时长:1分钟|浏览量:

试题为回忆版，可能有疏漏/错误

选择：

绪论嵌入式系统设计流程
前变址
立即数判断

简答题：

直接映射和全相连的概念、二者优缺点
补码计算、CPSR位判断
AMBA总线

分析题：

MIPS数据通路、流水线寄存器位宽、信号含义
EDF调度表

编程题：

While-Do结构的FIR滤波器/循环书写

总体是不算太难的。考场里最快交卷的时间是开考后一个半小时。

概念考察的不少，需要好好背一背。主要是理解。

信号数量、位宽啥的不用背，图上一般都会有，含义其实也能通过看图上面的MUX来判断。

2024.7.4 成绩下发。平时97，期末89，总分91，排名前15%。感觉老师改卷是偏松的。~~考的最好的一门~~ ~~最好的应该是电工实习，战胜100%的人~~

文章作者: Esing

文章链接: https://blog.esing.dev/2024/06/20/coae-p14/

学习复习嵌入式 ARM 汇编计算机原理

相关推荐

2024-04-22

计算机原理与嵌入式系统笔记：第三篇

ARM指令采用Load-Store结构固定长度（32bit）指令三操作数指令格式条件执行所有指令一条指令可以装载或存储多个寄存器 ALU操作支持单周期n-bit移位 Load-Store结构指令集中的数据运算：不能对存储器中的数据直接进行操作仅能处理寄存器中的值，而且总是将处理结果放回到寄存器中对存储器中数据的操作：仅能将存储器的值加载(load) 到寄存器中或将寄存器的值存储(store) 到存储器中 ARM指令不支持“存储器-存储器”操作！汇编格式寄存器传送：比较： <opcode2>{<cond>} <Rn>, <shifter_operand> <opcode2> := CMP | CMN | TST | TEQ 运算： <opcode3>{<cond>}{S} <Rd>, <Rn>, <shifter_operand> <o...

2024-05-05

计算机原理与嵌入式系统笔记：第四篇

多寄存器L/S指令 LDR和STR指令仅能load/store一个32位字 ARM可以在一条指令中load/store 16个寄存器中的一个任意数目的子集，如LDMIA指令。 LDM/STM 1234LDMIA STMIA Increment After 这里的增加/减少是相对于基地址使用前/后的LDMIB STMIB Increment Before LDMDA STMDA Decrement After 如：当使用LDMIA和STMIA指令时LDMDB STMDB Decrement Befor 基地址被使用后(After)增加(Increment) 同样可以使用!使多寄存器L/S指令的基地址自动变址。如图，r9表示起始指针，r9'表示结束指针。控制流指令条件转移指令 B{L}{<cond>} <target address> 地址计算方式：先对指令中定义的24位偏移量进行符号扩展，左移两位形成字的偏移，然后将它加到程序计数器。转移指令的范围大致为+/-32...

2024-06-16

计算机原理与嵌入式系统笔记：第十篇

MIPS流水线结构必考的牢弟流水线组成与加速比估算 MIPS的流水线由5级组成，每级完成指令执行的一个步骤： IF：从存储器中取指令 ID：指令解码和读寄存器 EX：指令执行操作或地址计算 MEM：存取存储器操作数 WB：将结果写回寄存器一般假设寄存器堆的读或写为100ps，其他操作为200ps。则： lw指令既要读又要写寄存器堆，并且要访问数据存储器，因此耗时800ps； sw指令不需要写入寄存器堆，因此耗时700ps； R-type指令不需要访问数据存储器，因此耗时600ps； branch指令不需要访问数据存储器，也不需要写入寄存器堆，因此耗时500ps。则执行3条lw指令的加速比应该是1.71，执行3条R-type指令的加速比应该是1.28。有关流水线的更多内容请参阅：ARM第四话：流水线！流水线各级延时不均衡会降低加速比，进/出流水线的延时也会降低加速比。面向流水线的指令集设计设计适应流水线的MIPS指令集，应当遵循“4+1”原则：所有的指令长度都相同（32-bit）简化了流水线第一级取指和第二级译码而x86指令的长度：1~15 b...

2024-06-13

计算机原理与嵌入式系统笔记：第七篇

存储管理单元存储管理单元(Memory Management Unit, MMU)在CPU和物理主存之间进行地址转换，将地址从逻辑空间映射到物理空间，转换过程也称为内存映射。 DSP用于计算密集型任务，通常不使用MMU。物理地址（physical address）：用于内存芯片级的单元寻址，与实际的RAM单元对应。逻辑地址（logical address）：程序的抽象地址空间，不与实际的RAM单元对应地址转换方法两种基本的地址转换方法：分段：支持较大的、大小可以不等的内存区域。起始地址+大小分页：支持较小的、大小相等的内存区域。段页式寻址模式：将每个段分成页并且其地址转换分成两步的方法来建立。段地址转换过程分段寄存器：记录当前的活动段，寄存器存储当前活动段的基地址。逻辑地址：来自于指令，作为相对段基址的偏移量。物理地址：将段基址和偏移量相加范围检查：检查物理地址是否超过段的上限需要在分段寄存器中增加一项存储内容，记录段长。用段长和偏移量进行比较，来判断物理地址的合法性页地址转换过程逻辑地址分为两部分：页号...

2024-04-22

计算机原理与嵌入式系统笔记：第一篇

绪论记一记嵌入式系统的设计步骤嵌入式系统本身引起的设计困难测试的复杂性怎么测试系统的实时性怎么使用真实数据进行测试有限的可观察性和可控性嵌入式系统通常不具有键盘和屏幕难以通过观测内部总线的电信号来了解系统内部运行过程受限的开发环境需要专门的模拟仿真软件嵌入式计算的性能在一般的计算中，性能都是指平均情况。嵌入式计算的核心是实时计算，在实时系统中，性能必须满足截止时限。嵌入式系统的设计步骤需求分析需求分为功能性和非功能性两部分。功能性需求: 系统的输入，以及相关输入的输出非功能性需求: 性能：软件性能度量和满足特定操作的硬截止时限成本：包括制造成本和一次性工程费用（NRE）尺寸和重量：对于手持式设备需要严格约束功耗：对于电池供电系统的重要因素规格说明：规格说明解释系统做什么，并不涉及如何做体系结构设计：描述系统如何实现规格的功能硬件和软件组件的设计：组件设计是为了确保符合体系结构和规格说明的要求系统集成：将建立的软硬件组件合并成能运转的系统处理器什么是处理器？通用处理器是一个执行存...

2024-06-17

计算机原理与嵌入式系统笔记：第十一篇

CPU总线计算系统包括微处理器（CPU）、输入输出设备（I/O Devices）和存储器。总线（bus）是系统组件之间的公共连接，是CPU与存储器和设备进行通信的机制，定义它们之间通信的协议。协议（protocol）定义了设备之间如何通信。四周期握手协议设备1升高查询信号的输出电平，告诉设备2准备监听数据。当设备2准备好接收数据时，它使应答信号为高电平。这时设备1和设备2已准备好发送或接收数据。一旦数据传送完毕，设备2使应答信号为低电平，表示已经接收完数据。检测到应答信号变低，设备1降低其查询信号的输出电平典型总线结构总线的基本操作是读和写，典型的总线结构包括以下组件： Clock：时钟，用于总线各组件之间的同步。 R/W：当总线读时，R/W为1；当总线写时，R/W为0。 Address：是一个a位信号束（bundle），传输访问的地址。 Data：是一个n位信号束，用于传输CPU发送或者接收的数据。 Data ready：数据就绪，表示数据信号束上的值有效。传输由CPU控制，R/W和地址是单向信号，CPU决定地址和方向。总线操作的时序图与顺...

数据加载中