超大规模集成电路设计笔记：序篇

发表于2025-09-16|更新于2025-11-08|学习

|总字数:112|阅读时长:1分钟|浏览量:

前言

这门课可以当成是数字系统设计的进阶版，内容难了不少，不过老师还是一样的（笑）

目录

目录

各种各样复杂的加法器与乘法器

浮点数运算、时序乱乱，还有功耗

RISC-V介绍与各种数据通路

存储器相关

总线、外设与调试

应试相关

文章作者: Esing

文章链接: https://blog.esing.dev/2025/09/16/vd-intro/

版权声明: 本博客所有文章除特别声明外，均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来源 Esing的小站！

学习复习 Verilog 数字系统设计 VLSI

相关推荐

超大规模集成电路设计笔记：第二篇

浮点数浮点数标准 IEEE标准754-1985定义了浮点数的存储格式、运算规则、舍入方式以及特殊值的处理（如无穷大、NaN等）。其核心思想是用科学计数法的形式来表示实数： R=(−1)s×M×2E=(−1)s×(1+F)×2E\begin{aligned} R &= (-1)^s \times M \times 2^E \\ &= (-1)^s \times (1+F) \times 2^E \end{aligned} R=(−1)s×M×2E=(−1)s×(1+F)×2E 其中： s为符号位； M为尾数，即有效数字部分，在1-2之间； F为小数部分，在0-1之间； E为指数，表示以 2 为底的幂次。 IEEE 754 定义了多种精度格式，最常用的是单精度浮点数与双精度浮点数：单精度浮点数总共 32 位（4 字节） 1 位符号位 8 位指数（偏移量为 127） 23 位尾数（实际精度为 24 位，因为有隐含的前导1）双精度浮点数总共 64 位（8 字节） 1 位符号位 11 位指数（偏移量为 1023） 52 位尾数（实际 53 位...

超大规模集成电路设计笔记：第五篇

这一章不考，至少往年题没有考过。 SoC总线总线提供了系统中各个设备之间一种互连的访问共享硬件机制在数字系统中，总线承担数据传输任务，如处理器和存储器之间的数据传输总线的传输能力由总线的带宽和工作频率决定总线的设计通常要考虑4个因素：总线宽度、时钟频率、仲裁机制和传输类型常见的总线有： AMBA：ARM公司定义的总线体系，广泛用于嵌入式SoC，包括 AHB、APB、AXI 等多个子协议 OCP：开放式核心接口协议，模块化设计，适合IP核集成 Wishbone：由OpenCores定义的开源SoC总线，简单易用，适合教学或FPGA设计 Avalon：原Altera公司定义的片上总线协议 AMBA 常见IP SoC中的常见IP包括：中断控制器、实时时钟、SPI、定时器、看门狗等。一个完整的 SoC 通常包含如下模块（IP）： 123456789101112131415┌──────────────────────────┐│ CPU / DSP │ ← 控制/计算IP├──────────────────────────┤...

超大规模集成电路设计笔记：第一篇

加法器全加器 Full Adder FA 很简单，输入1bit的两个数以及前一级的进位，输出和与进位符： 123456789module f_add ( input a, input b, input cin, output sum, output cout); assign {cout, sum} = a + b + cin;endmodule 行波进位加法器 Ripple-Carry Adder RCA 我们把N个上面的全加器f_add首尾串联，便得到了一长串全加器链，它们的计算输入是N位，进位输入与输出均为1位。每次进行计算时，前一个的进位输出都会传进后一个的进位输入，看起来就像是进位在一整条全加器链上产生了波动，因此称其为“行波进位加法器”。显然，行波进位加法器的优点是结构简单——只需串联就行，但缺点是延时太长。如上图所示，N个全加器串联后，总延时为tripple=N⋅tfat_{ripple} = N \cdot t_{fa}tripple=N⋅tfa，这是很致命的。超前进位加法器 Carry-L...

超大规模集成电路设计笔记：第三篇

RISC-V简介也可以看一下数字系统设计复习笔记：第十二篇寄存器 RV32/64I指令集定义了32个32/64位的通用整数寄存器x0～x31，其中x0固定用于存放数据0；寄存器位数决定了其可以访问的地址空间大小。寄存器别名常见用途 x1 ra 返回地址 (Return Address)：jal 指令自动将返回地址存入此处。 x2 sp 栈指针 (Stack Pointer)：指向当前栈顶。 x3 gp 全局指针 (Global Pointer)：指向 2048 字节的小数据区（.sdata），用于高效访问小全局变量。 x4 tp 线程指针 (Thread Pointer)：用于线程本地存储（TLS）。 x5 t0 临时寄存器 (Temporary)：调用者保存（caller-saved）。 x6–x7 t1, t2 额外的临时寄存器。 x8 s0 / fp 保存寄存器 / 帧指针：被调用者保存（callee-saved）。也可用作帧指针。 x9 s1 保存寄存器。 x10–x17 a0–a7 函数参数和返回值：传递前 8 ...

超大规模集成电路设计笔记：第四篇

Cache 可参考计算机原理与嵌入式系统笔记：第六篇直写与回写 Write-Through（直写）和 Write-Back （回写）是两种 Cache 写策略，用来决定当 CPU 写数据时，数据如何更新到主存的。当 CPU 对 cache 写数据时，同时也把数据写入主存，称为直写：数据一致性好（cache 和主存内容始终同步）对系统可靠性高简单易实现写操作慢，写操作频繁时会增加总线带宽占用当 CPU 写 cache 时，只更新 cache 中的数据，不立即写入主存，只有当该 cache block 被替换时，才将其写回主存，称为回写：写操作快，节省总线带宽数据一致性较差实现复杂，需要 dirty 位标记系统崩溃时可能丢失尚未写回的数据写缓冲区可以解决直写写内存慢、回写替换时大量写回的问题，因此均需要写缓冲区。性能例子假设： I-Cache命中缺失率2% D-Cahce命中缺失率4% 未命中惩罚为100周期基础CPI为2 数据存取类指令占总共的36% 则可计算每次指令的缺失周期数： I-Cache: 0.02 x 100 =...

超大规模集成电路设计笔记：第六篇

应付一下应试。缩写 PLA: Programmable Logic Array PAL: Programmable Array Logic PLD: Programmable Logic Device ROM: Read-Only Memory RAM: Random Access Memory ALU: Arithmetic Logic Unit IEEE: Institute of Electrical and Electronics Engineers VHDL: VHSIC Hardware Description Language CMOS: Complementary Metal Oxide Semiconductor FPGA: Field-Programmable Gate Array RISC: Reduced Instruction Set Computer CISC: Complex Instruction Set Computer DSA: Domain Specific Architecture SoC: System on Chip FP: Fl...

评论

数据加载中