为学习而生の魔法传送门
模拟CMOS
一天一道简答题：模拟CMOS数字CMOS
一天一道简答题：数字CMOS 数字CMOS集成电路复习笔记：序篇 数电芯片设计道 堂堂连载！超大规模集成电路设计
超大规模集成电路设计笔记：序篇计算机原理与嵌入式系统
计算机原理与嵌入式系统笔记：序篇 嵌入式系统设计道 堂堂连载！数字系统设计基础
数字系统设计复习笔记：序篇模拟集成电路设计II
模拟集成电路设计 考试复习提纲集成电路制造技术
集成电路制造技术复习笔记：目录半导体物理
半导体物理复习笔记：序篇功率半导体器件
TCAD进行PN结的工艺仿真与IV特性曲线从零开始写RISC-V处理器
从零开始学RISC：第四篇英语
英语作文句式整理 图表作文模板 应用文写作 捆绑包本博客所有文章除特别声明外，均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来源 Esing的小站！
相关推荐
2024-10-09
数字CMOS集成电路复习笔记：第六篇
动态逻辑电路概述 在前面，我们学习的都是使用CMOS搭建的静态逻辑电路，不含任何人为加入的电容等储能元件。 何为静态逻辑，何为动态逻辑？ 静态逻辑门： 所有逻辑电平都是稳定的静态工作点，所有的输出电压都是由输入电压的改变经过一定延时后确定的。只要电源电压存在，输入信号不发生变化，输出电压会永远保持。 输出电压不需要刷新。需要的晶体管数量多，延时大。 动态逻辑门： 逻辑电平不是稳定的静态工作点，而是由节点上的寄生电容的电荷来暂时保持的。 输出信号由输入信号变化和时钟信号的改变确定，需要定时更新或者刷新，因为电荷会丢失，造成电压改变，信息丢失。 "In Figure 4, if the input A is 1 during precharge, contention will take place because both the pMOS and nMOS transistors will be ON. When the input cannot be guaranteed to be 0 during precharge, an extra clo...
2025-04-07
从零开始学RISCV：第一篇
RISC-V：缘起名校、兴于开源 RISC-V （英文读作“risk-five”) 架构主要由美国加州大学伯克利分校的众多教授于 2010 年发明。RISC-V 是一种全新的指令集架构，里面的“V”包含两层意思：一是这是加州大学伯克利分校从 RISC I 开始设计的第五代指令集架构；二是它代表了变化（variation）和向量（vector）。 经过几年的开发，加州大学伯克利分校为 RISC-V 架构开发出了完整的软件工具链以及若干开源的处理器实例，使 RISC-V 架构得到越来越多的关注。2015 年，RISC-V 基金会正式成立并开始运作。 RISC-V 基金会是一个非营利性组织，负责维护标准的 RISC-V 指令集手册与架构文档，并推动 RISC-V 架构的发展。 RISC-V 架构的发展目标如下： 成为一种完全开放的指令集，可以被任何学术机构或商业组织自由使用。 成为一种真正适合硬件实现且稳定的标准指令集。 Less is God RISC-V 的设计理念很简单：大道至简。它力图通过架构的定义使硬件的实现足够简单。 模块化指令集 RlSC-V 的指令集使用模块化的方式...
2026-04-02
从零开始学RISC：第十八篇
分支预测：预见1 一个程序中的指令之间存在相关性，如时间相关性和空间相关性。对于循环语句，一次次的跳转其实是类似的，只有到达极限才会停下来。直接让CPU预测程序下一步干什么，然后运行，而不是傻乎乎的等待，这样子可以显著提高运行效率——大多数情况下是的。 既然如此，我们的分支预测器一定要早于分支结果计算出来就生效。因此，需要将其放在ID级。 静态预测器 静态预测器很傻，但也很老实：它是“一根筋”，只会预测分支要么跳转、要么不跳转，自己不会做出改变。 我们需要留出哪些接口？需要判断当前指令是否为分支指令，以及输出。 123456789101112131415161718192021222324252627282930313233343536module Static_Predictor #( parameter int unsigned META_BITS = 8) ( input logic clk, input logic rst_n, input logic ...
2026-03-18
从零开始学RISC：第十五篇
三权分立：USM 我们在 从零开始学RISC：第十三篇 中支持了基础的机器模式M-Mode所需要的CSR寄存器。运行一些简单的程序大抵是够了，如裸机C程序或是汇编等。但在实际生产环境中，这根本不够。 我们考虑更复杂的情况。RISC-V规范规定，M 模式是唯一强制要求的模式，U 模式面向应用，而 S 模式面向操作系统。特权级就是用来给软件栈不同组件之间做保护的，为了后续能更方便地移植，我们这里就要考虑不同的特权级对不同指令进行分层，分出个三六九等。低等指令禁止访问高等资源，就是这种感觉。 放到实际系统里，就是： U 模式跑用户进程； S 模式跑内核； M 模式留给最底层固件/安全监控/平台控制。 这样应用、内核、固件三层彼此分开，任何一层出问题，都不至于直接拿到“整机最高权限”。 实际上，RISC-V 规范本身就把只支持 M 的实现定位在简单嵌入式系统，支持M和U的算是更强调隔离的嵌入式系统，而同时支持M、U与S，才算是面向类 Unix 系统的典型组合。 defines.svh 修改 首先加一些需要用到的宏： 123456789101112131415161718192021...
2025-10-21
超大规模集成电路设计笔记：第四篇
Cache 可参考 计算机原理与嵌入式系统笔记：第六篇 直写与回写 Write-Through（直写） 和 Write-Back （回写）是两种 Cache 写策略，用来决定当 CPU 写数据时，数据如何更新到主存的。 当 CPU 对 cache 写数据时，同时也把数据写入主存，称为直写： 数据一致性好（cache 和 主存内容始终同步） 对系统可靠性高 简单易实现 写操作慢，写操作频繁时会增加总线带宽占用 当 CPU 写 cache 时，只更新 cache 中的数据，不立即写入主存，只有当该 cache block 被替换时，才将其写回主存，称为回写： 写操作快，节省总线带宽 数据一致性较差 实现复杂，需要 dirty 位标记 系统崩溃时可能丢失尚未写回的数据 写缓冲区可以解决直写写内存慢、回写替换时大量写回的问题，因此均需要写缓冲区。 性能例子 假设： I-Cache命中缺失率2% D-Cahce命中缺失率4% 未命中惩罚为100周期 基础CPI为2 数据存取类指令占总共的36% 则可计算每次指令的缺失周期数： I-Cache: 0.02 x 100 =...
2024-11-25
应用文写作 捆绑包
旧瓶装新酒。
评论
![[星港游记] 残月、火星与木星](https://webpn.esing.dev/img/starport.webp)